Учебно-методический комплекс дисциплины обсужден на заседании кафедры Информационной безопасности «1»

Скачать 0.85 Mb.

Название	Учебно-методический комплекс дисциплины обсужден на заседании кафедры Информационной безопасности «1»
страница	7/8
Тип	Учебно-методический комплекс

1 2 3 4 5 6 7 8

3. КОНТРОЛЬНЫЕ ВОПРОСЫ

1. Поясните принципы построения суммирующего и вычитающего
счётчиков по табл. 1 и 2.

2. Как реализуется параллельное формирование сигнала переноса во
всех разрядах счётчика?

Поясните построение и работу реверсивного счётчика.

Как функционируют выводы ">15" и "<0" реверсивного счётчика,
каково их практическое применение?

Исследование мультиплексоров и их использование для реализации будевых функций. (6 час.)

1.КРАТКАЯ ТЕОРИЯ

В цифровых устройствах часто возникает задача передачи цифровой информации от различных источников к одному приёмнику. Для этого на входе канала устанавливается устройство, называемое мультиплексором (переключателем MS), которое согласно коду адреса подключает к выходу один из источников информации. Например, из четырёх источников D0,D1,D2 и D3, которые подключены к информационным входам мультиплексора, необходимо выбрать один. Для этого должен быть указан номер информационного входа. Обычно он задаётся двоичным кодом на управляющих входах мультиплексора. Для MSс двумя информационными вхо-дами достаточно одного управляющего входа ХО, для MSс четырьмя информационными входами - достаточно двух - XI и ХО и т.д. Булева функция, описывающая MSс четырьмя информационными входами, имеет вид: Y=D0^AX1^AX0 vD1^AX1X0 vD2X1^AX0 vD3X1X0, ...(1), где Y - значение логического сигнала на выходе MS;

D0,D1.D2и D3 - значения логических сигналов на информационных входах MS;

XI ,Х0 - управляющие переменные, задающие номер информационного входа MS.

Аналогичный вид имеют выражения для MSс 2-мя, 8-ю и т.д. информационными входами. Обычно мультиплексоры обозначаются так: MS2-1 - мультиплексор с двумя информационными входами на один вы-ход; MS8-1 - мультиплексор с восемью информационными входами на один выход и т.п. Мультиплексоры могут быть собраны из простейших логических элементов И, ИЛИ, НЕ или могут использоваться готовые MSв виде ИМС.

Схема MS2-1, собранная из простейших логических элементов, приведена на рис. 1 .а. Здесь же изображён вид субсхемыms2-l(рис. 1.6).

Схема MS4-1, собранная на базе простейших логических элементов, приведена на рис. 2,а. Здесь же показана субсхемаms4-1(pHC. 2,6). Информационные входы обозначены как 0,1,2 и 3. а управляющие - АЗ-

Другая сфера применения мультиплексоров - построение логических функций нескольких переменных в виде дизъюнктивной нормальной формы. Это применение основано на разложении булевой функции по 1-ой, 2-ум и т.д. переменным по методу Шеннона. В качестве примера рассмотрим применение разложения Шеннона для реализации одной и той же булевой функции Y-U(0,1,2,3,4, 8,12,13,15) от четырёх переменных A,B,C,Dс помощью мультиплексоров различного типа. Числа в скобках для

INCLUDEPICTURE "G:\\лабараторные\\media\\image1.jpeg" \* MERGEFORMATINET

функции U указывают те строки таблицы истинности, в которых Y принимает значения, равные 1. В СДНФ (совершенной дизъюнктивной нормальной форме) эта булева функция имеет вид:

выражения р;, (ч; И- до; позволяют построить принципиальную схему комбинационного устройства на MS2-1 для функции (2) - рис. 3. Схема содержит четыре мультиплексора MS2-1. Первый реализует зависимость (3), второй и четвёртый реализуют функцию f| , а третий мультиплексор - функцию f₂.

При построении комбинационного устройства для реализации функции (2) на базе MS4-1 в исходной функции сгруппируем члены, вынося за знак скобок произведение двух переменных, (например А и В), следующим образом:

Полученное выражение позволяет составить принципиальную схему комбинационного устройства для этого случая - рис. 4. На информационные входы MSI (в соответствии с их адресом, определяемым переменными А и В) подаются соответствующие функции (в скобках). Адрес ^ЛА*^ЛВ определяет нулевой информационный вход, поэтому сюда подводится логическая 1 (в соответствии с выражением для первого терма функции (6)). Адрес ^ЛА*В определяет первый информационный вход, поэтому к нему подключён выход MS2, реализующего зависимость (^ЛС*^Л0). Адрес А*^ЛВ определяет второй информационный вход MSI, к
которому подведён выход MS3. реализующего зависимость (^{^}C*^{^}D). Адрес А*В определяет третий информационный вход MSI, на который подаётся сигнал с выхода MS4. реализующего зависимость (^AC*^ADv^AC*DvC*D).

Рассмотрим построение комбинационной схемы на базе мультиплексора MS8-1. Для этого функцию (2) необходимо разложеить по трём переменным, например, по А.В,С. сочетания прямых или инверсных значений которых будут определять в мультиплексоре MS8-1 адреса определённых информационных входов. Сгруппируем в выражении (2) члены с одними и теми же адресами информационных входов, вынося их за скобки:

Здесь адрес ^АА^АВ^АС определяет информационный вход MS8-1 за номером 0; адрес ^АА^АВС определяет информационный вход MS8-1 за номером 1 и т.д.. Следует отметить, что в выражении (7) отсутствуют комбинации ^АА*В*С и А*^АВ*С, определяющие третий и пятый информационные входы М8-1. Выражения в круглых скобках (7) определяют подаваемый на данный вход сигнал. То есть сигнал на нулевой информационный вход (^ADvD)=l обеспечивается подачей на него логической 1. Та же самая ситуация с первым информационным входом. На второй информационный вход с адресом ^АА*В*^АС в соответствии с (7) необходимо подать сигнал (^AD). И так далее до входа с номером 7. На те адреса, которые отсутствуют в (7) - третий и пятый, необходимо подать логические 0.

учётом всех этих замечаний выражение (7) можно записать так:

Порядок программирования MS&-1 для реализации функции (2) приведён в табл.1. На рис. 5 показана принципиальная схема реализации функции (2) на мультиплексоре MS8-1. Выбор адреса того или иного канала обеспечивается переменными А, В, С, подаваемыми на адресные входы 2, 1, 0. Соединение информационных входов с шинами “^AD”, ^ibD”, “Г\ “0” выполнено по табл. 1.

В данной лабораторной работе для реализации функции на MS8-1 используются два MS4-1, которые выполнены в виде одной микросхемы 74153 ( 2 4 -to -1 DataSelectors/Mux) из контейнера Combinational(шаблон MUX). Обозначения на корпусе для первого MS4-1:1C0,1C1,1C2,1C3 - информационные входы ; 1Y- выход; А и В - входы сигналов управления. Для второго MS4-1: 2С0,2С1,2С2,2СЗ - информационные входы; 2Y - выход; А и В - входы сигналов управления. Для объединения двух MS4-] в один используются дополнительные входы Ю и 2G - разрешение работы 1-го и 2-го MS4- 1. Для объединения 2-x"MS4-l в один MS8-1 использованы дополнительные элементы: инвертор, через который старший разряд А подаётся на вход 2G – разрешения второго.

Для исследования одновыходных логических схем будем использовать логический преобразователь - устройство, обеспечивающее взаимные преобразования различных способов представления логических схем. С его помощью можно:

по таблице истинности получить логическое выражение;

- по логическому выражению получить логическую схему . или таблицу истинности;

по логической схеме Построить таблицу истинности.

Прибор предусматривает возможность использования до восьми входных логических переменных от А до Н, подключаемых к входам исследуемой схемы, и вход ОПТ , к которому должен быть подключён выход исследуемой комбинационной схемы. Для активации необходимой переменной нужно щёлкнуть расположенный над ней кружок, после чего он станет тёмным. Если таблицу истинности задаёт пользователь, то после выбора входных переменных нужно активизировать переменную OUT и для каждого набора значений входных переменных задать значение выходной логической переменной. Подробная инструкция работы с этим прибором изложена в Программа ElectronicWorkbench для анализа электронных схем: Учебно-метод. пособие. В.М. Чухонцев. Самар, гос. тех. ун-т. Самара. 1999,- 92с.

Включите необходимое программное обеспечение.
Используя логические элементы НЕ. И и ИЛИ из контейнера Gates, соберите схемы мультиплексоров MS2-1, MS4-1 согласно рис. 1,а и рис. 2,а. При этом собранные Вами схемы необходимо сохранить в виде субсхем. Для этого выделите собранную Вами схему с помощью мыши и нажмите клавиши CtrlиВ; введите имена Ваших субсхемms2- 1 и ms4-lсоответственно инажмите кнопку CopyfromCircuit. В результате схемы мультиплексоров в виде отдельных субсхем будут находиться в контейнере Custom.
Соберите схемы по рис. 7 для проверки работы субсхемыms2-l(рис. 7,а) и субсхемыms4-l(pHC. 7,6). Задавая управляющими сигналами номер того или иного информационного входа убедитесь в появлении на выходе субсхемы сигнала именно нужного параметра Di. Результаты эксперимента сведите в табл.
Используя разложение Шеннона по 1-й, 2-м и 3-м переменным , постройте схемы, реализующие заданную преподавателем функцию из приведённых ниже вариантов, на MS2-1, MS4-1 и MS8-1. Проверьте пра-вильность выполнения задания с помощью логического преобразователя, таблицы истинности на экране которого для всех трёх вариантов схемной реализации должны совпадать с заданным вариантом.

КОНТРОЛЬНЫЕ ВОПРОСЫ

Что такое мультиплексор и каковы области его применения?
Поясните принцип работы мультиплексора на примере MS4-1.
Объясните механизм разложения Шеннона булевой функции при разработке электрической схемы её реализации.
Какие возможности обеспечивает логический преобразователь при исследовании цифровых схем

Исследование статических триггреров. (6 час.)

1. КРАТКАЯ ТЕОРИЯ

Триггер представляет собой электронное устройство с двумя состояниями устойчивого равновесия, что и делает его удобным для хранения информации в двоичной системе счисления. Бистабильный триггер имеет два выхода, причём информация на одном из выходов ^л<3 представляет .собой инверсию информации на другом выходе (} ( ^Л - знак инверсии логической переменной ). Запись информации в триггер обычно осуществляют через схему управления.

Триггеры классифицируют по ряду признаков. По функциональным возможностям выделяют:

а) триггер с раздельной установкой 0 и 1 (КЗ-триггер);

б) триггер с приёмом информации по одному входу (О-триггер), другое
название - триггер задержки;

в) триггер со счётным входом (Т-триггер);

Первые реагируют на-,информационные сигналы в момент их появления на входах триггера. Вторые реагируют на информационные сигналы при наличии сигнала синхронизации на специальном входе С. Синхронные триггеры подразделяют на триггеры, синхронизируемые импульсом (реагируют при подаче на вход С уровня 1 для прямого С-входа или 0 для инверсного С-входа), и синхронизируемые фронтом (реагируют на информационные сигналы в момент изменения сигнала на С-входе от 0 к 1 -положительный фронт или от 1 к 0 - отрицательный фронт).

Основой любого триггера является элемент памяти. Чаще всего в статических триггерах эту роль выполняет бистабильная ячейка памяти (простейший асинхронный КЗ-триггер), которая функционирует в соответствии с таблицей истинности, приведённой на рис. 1,а. Исходное остояние триггера характеризуется сигналом на прямом выходе Р ^п, а новое состояние р ^п+| определяется комбинацией входных сигналов (н/о- не определённое состояние). Например^ для установки триггера в состояние 0 необходимо на его входы подать такую комбинацию сигналов, при которой на прямом выходе сигнал будет иметь уровень логического 0, т. е. р ⁿ⁺¹=0, а ^{^}(3 ^{^+1}=1.

Из таблицы истинности и карты Карно следует, что поведение такого элемента памяти описывается следующим характеристическим уравнением: О ^п+| = 8 v ^{^}К*0 " ... (1).

Если воспользоваться правилом, что двойное отрицание не меняет значение логической функции, то выражение (1) можно записать в следующем виде: О ^п+| = ^ЛА( 8 v ^{^}К * О " ) ... (2) ив соответствии с формулами де-Моргана <) ^п+1 = ^{^}( ^{^}8* ^л( ^{^}К * О ^п ) ) ... (3). Здесь знаки ^{^}(...) или ^{^}(...) означают двойную или одинарную инверсию выражения в скобках.

Выражения (2) и (3) определяют два варианта построения элемента памяти - КЗ-триггера, функционирующего в соответствии с таблицей 1. Первый строится на логических элементах (ЛЭ) ИЛИ-НЕ, а второй -строится на элементах И-НЕ. На рис.2 приведены функциональные схемы, условные обозначения и временные диаграммы асинхронных К8-триггеров, построенныл-на ИЛИ-НЕ (рис. 2,а) и на И-НЕ (рис. 2,6).

Для КЗ-Триггера на ЛЭ ИЛИ-НЕ активным является уровень логической 1. По временной диаграмме (рис. 2,а) видно, что единичный сигнал на 8-входе устанавливает триггер в состояние "1" (на его выходе 9=1). По окончании действия сигнала 8=1 на входах триггера сигналы 8= К=0 (режим хранения). Сигнал К=1 устанавливает триггер в состояние "О" (0-0). Пунктиром отмечен интервал времени одновременного появления на К- и 8 -входах логической 1, что является запрещённым состоянием для триггера этого типа. Состояние выходного сигнала Р в этот интервал времени не определено (пунктирная линия). После сброса до 0 сигнала на К-входе Р =1 за счёт действия логической 1 на 8-входе. Прекращение действия сигнала на 8-входе и состояние 8= К.=0 устанавливает режим хранения для

0. По временной диаграмме (рис. 2,6) видно, что состояние 8=К=1 обеспечивает режим хранения, поддерживая 0=0. Логический 0 на 5-входе устанавливает 0=1, сохраняющийся и при возвращении 8-входа к уровню 1. Отрицательный импульс на К-входе устанавливает 0=0. Затем в течение короткого интервала времени К=8 =] (режим хранения 0=0), и установка 1 (при 8=0, 0=1), что и сохраняется в дальнейшем при К= 8=1.

Большее применение находит тактируемый КЗ-триггер, пере
ключение которого происходит при наличии импульса синхронизации С.
Поэтому его характеристическое уравнение: <2 ^п+| = С*( 8 v ^{^}К* О " ) v ^{^}С*
О ••• (4). Для построения функциональной схемы устройства,

реализующего данное уравнение, применим по аналогии с (2) и (3) двойное инвертирование уравнения (4) и формулы де-Моргана. Тогда имеем О ^п+|=^{^^}(С*8 v С*^{^}К*0 " v ^{^}С*0 ^П)=^{^^}(С*8 v О " *(С*^{^}К v ^{^}С)=^{^^}(С*8 v О " *(^{^}К v ^{^}С))=^{^} (^{^}(С*8)*^Л(0 "* ^{^}(К*С)))...(5). Это уравнение определяет функциональную схему КЗ-триггера, синхронизируемого импульсом С (рис.3). Здесь же приведены его условное обозначение и временные диаграммы работы.

Фронтом кз-триггера

0=1 за счёт 8=1 происходит только при пятом синхроимпульсе. Далее это состояние 0=1 сохраняется ( режим хранения 8=К=0).

Недостатком синхронизируемого импульсом КЗ-триггера является возможность изменения его состояния в течение всего времени действия синхроимпульса. Это обстоятельство устранено в КЗ-триггере, синхронизируемом фронтом импульса С.

На рис.4 приведены функциональная схема КЗ-триггера, синхронизируемого передним фронтом импульса, его условное обозначение и временные диаграммы работы. Синхроимпульс подаётся на С-вход триггера Т, через инвертор

П

Рис.6. Функционапьнал схема (а), условное обозначение (Б) и временная диаграмма работы (в) В-триггер а
называемым счётным входом, изменяющий своё состояние с приходом каждого входного импульса. Функционирование триггера должно идти в соответствии с таблицей истинности табл.3, на основании которой можно записать характеристическое уравнение в виде:<2"^+|=С*<2 ^п v ^{^}С*0 " ...(8)

Большими логическими возможностями обладает ТУ-триггер, имеющий два логических входа Т и V , первый из ко-торых является счётным, а второй разрешающим. ТУ триггер при У-1 выполняет функции Т-триггера; если на входе V действует запрещающий сигнал О, состояние триггера .не меняется. Характеристическое уравнение, описывающее логические воз-можности ТУ-триггера, опреде-ляется соотношением: дⁿ⁺¹=дⁿ(Т v ^{^}У) v ^{^}д^{^} Т*V).

ЛС-триггер имет два информационных входа: ] и К, а так же вход для тактовых импульсов С. Правило работы Ж-триггера определяется его таблицей истинности табл. 4 и картой Карно (рис. 8), на основании которых можно записать следующее характеристическое уравнение: ()^П+1=С* (1*^А0 " v ^АК*0 ") v С*0 ^п, на основании чего можно составить функциональную схему Ж-триггера (рис. 9,а). Этот триггер строится на базе КЗ-триггера
введением обратных связей с прямого и инверсного выходов на два входных элемента И, объединяющие сигналы обратной связи с сигналами управления ] и К. На рис. 9,6 приведено условное обозначение триггера этого типа, временные диаграммы (в) иллюстрируют его работу. В момент совместного действия логических 1 на входах 3 и К передний фронт третьего синхроимпульса вызывает срабатывание триггера в счётном режиме, изменяя Р с величины 0 на значение 1.

При отсутствии синхроимпульсов, т.е. С=0 Ж-триггер работает в режиме хранения. На базе Ж-триггера можно получить схемы всех остальных триггеров, что и приведено на рис. 10.
2. МЕТОДИКА ВЫПОЛНЕНИЯ

Включите необходимое программное обеспечение.
Соберите на монтажном столе схему асинхронного статического
триггера по рис. 2&, "Убедитесь в её работоспособности, спланируйте
эксперимент и результаты запишите в виде таблицы истинности Р ^{п- 1}=2( 8,
К, О"). Логические переменные К и 8 на входах задавайте с помощью
переключателя кнопочного на два положения из контейнера Соп(го1,
подключённые одним выводом к источнику +5 вольт, а другим выводом - к
земле. Индикацию состояния выходов триггера обеспечьте индикаторами из
контейнера 1п(Нса*ог8. Составьте характеристическое уравнение КЗ-
триггера.

2.3. При исследовании схем с триггерами перед началом эксперимента
необходимо установить триггера в определённое состояние (например, в
логический 0), так как моделирующая программа не может разрешить
противоречие: неизвестны значения Р " и ^{^}Р ⁿ, а 8=К= 0, т.е. задан режим
хранения, а состояние О ^п - неизвестно. Поэтому во всех схемах этой работы
первым шагом моделирования должна быть установка триггеров в
определённое состояние (логический 0). Для этого в схему
синхронизируемого импульсом КЗ-триггера на рис. 3 в логическом элементе

о

Рис.11. КЗ-триггер, синхронизируемый импульсом С, (а) и субсхемаКЗТ-С1 на его основе (6)
4 введён переключатель с задержками во времени из контейнера Соп1го1, у которого Типе Оп =100 пс , а Т1те ОЙИОООО с. (рис.11) .Этот переключатель в момент начала моделирования включается и подаёт логический 0 на дополнительный входстатического элемента памяти и устанавливает его в состояние логического 0, а

через 100 пс от-ключается и по-даёт на этот вход логическую 1. С этого момента времени элемент памяти может нормально фун-кционировать в моделирующей программе.

Соберите схему синхронизируемого импульсом КЗ-триггера по рис. 11,а. Убедитесь в её работоспособности, спланируйте эксперимент и результаты запишите в виде таблицы истинности <3 "^Г (3,К,0 ") при С=1. Составьте характеристическое уравнение. Убедитесь, что в начале моделирования триггер устанавливается в состояние 0. Поместите эту схему в субсхему К8Т_С1 (рис.11 ,б).

2.4. Используя субсхему К8Т_С1, соберите КЗ-триггер,
синхронизируемый отрицательным фронтом импульса синхронизации по
рис.12,а. Спланируйте эксперимент по исследованию схемы. С помощью
логического анализатора из моделирующей программы продемонстрируйте
преподавателю временные диаграммы зависимостей СЬ и СЬ от К, 8 и С.
Поместите КЗ-триггер с синхронизацией от отрицательного фронта
импульса в субсхему К8Т_СРп (рис. 12,6), убрав предварительно индикацию
состояний _ь ^А1.

Рис.12 КЗ-триггер, синхронизируемый отрицат&пьным фронтомимпульса, (а) и его субсхема (6)

2.5. Соберите схему- Е>-триггера по рис. 13,а. Убедитесь в её работоспособности, спланируйте эксперимент и результаты запишите в виде таблицы истинности д ^п+1 = Г (О,С,д "). Составьте характеристическое уравнение для ГЗ-триггера. Поместите схему в субсхему ОТ_СРп (рис. 13,6). 2.6. Соберите схему Ж-триггера по рис. 14,а. Убедитесь в' её работоспособности, спланируйте эксперимент и результаты запишите в виде таблицы истинности 0 ^п+|1= Г (;,К,С,р " ). Составьте характеристическое уравнение для Ж-триггера. Поместите эту схему в субсхему (рис. 14,6).

Для использования созданных субсхем в новых схемах необходимо поместить их в контейнер пользователя файла egen(.са4 (через буфер обмена) и сохранить. Теперь при создании новой схемы следует выбирать существующий файл silk. са4, в котором будет появляться монтажный стол с контейнером, содержащим созданные вами субсхемы.

3. КОНТРОЛЬНЫЕ ВОПРОСЫ

1. Как классифицируются триггеры по функциональным
возможностям?

На базе каких логических элементов может строиться асинхронный
К.8-триггер? Какие уровни логической переменной являются активными для
каждого из них?
Почему возникла необходимость введения тактируемых триггеров?
Поясните по временной диаграмме рис. 3 работу такого триггера.
Поясните по временной диаграмме рис. 4 работу синхронизируемого
передним фронтом КЗ-триггера.

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное автономное образовательное учреждение

высшего профессионального образования

«Дальневосточный федеральный университет»

(ДВФУ)

Школа естественных наук ДВФУ

МАТЕРИАЛЫ ДЛЯ ОРГАНИЗАЦИИ САМОСТОЯТЕЛЬНОЙ РАБОТЫ

Схемотехника ЭВМ

230101.65 – Вычислительные машины, комплексы, системы и сети

Форма обучения - очная

г. Владивосток

2011

Самостоятельная работа студентов направлена на:

работу с конспектом лекций;
работу с основной и дополнительной литературой;
работу над рефератом по заданной теме;
подготовку к итоговой аттестации по дисциплине.

Самостоятельная работа студентов предполагает:

подготовку к лекциям;
выполнение рефератов;
подготовку к письменным работам (тестам либо контрольным работам);
подготовку к экзамену.

Самостоятельная работа студентов по подготовке к лабораторным работам, оформлению отчетов и защите лабораторных работ включает в себя:

проработку и анализ теоретического материала,
тестирование,
описание проделанной работы с приложением электронных отчетов (тексты, таблицы, схемы, диаграммы, программы, результаты вычислений),
самоконтроль знаний с помощью нижеприведенных контрольных вопросов и заданий.

Школа естественных наук ДВФУ

КОНТРОЛЬНО-ИЗМЕРИТЕЛЬНЫЕ МАТЕРИАЛЫ

Схемотехника ЭВМ

230101.65 – Вычислительные машины, комплексы, системы и сети

Форма обучения - очная

г. Владивосток

2011

Вопросы к экзамену

Простейшие модели логических элементов.
Статические параметры ЛЭ.
Динамические параметры ЛЭ .
Схемы измерения времени задержки ЛЭ.
Чем определяется быстродействие ЛЭ.
Типы выходных каскадов. Логический выход.
Элементы с тремя состояниями.
Выход с открытым коллектором.
Выход с открытым эмиттером.
Паразитные связи цифровых элементов по цепям питания.
Фильтрация питающих напряжений в схемах ЦУ.
Помехи в сигнальных линиях. Сигнальные линии повышенного качества.
Искажения сигналов несогласованных линиях.
Параллельное и последовательное согласование волновых сопротивлений.
Элементы задержки.
Формирование импульсов по длительности.
Генераторы импульсов.
Элементы индикации.
Режимы неиспользованных входов. Режимы неиспользованных элементов.
Наращивание числа входов.
Снижение нагрузок на выходах логических элементов.
Триггерные устройства. Классификация. Типы.
Времена предустановки и выдержки.
Способы описания триггеров.
Схемотехника триггерных устройств.
Синхронизация в цифровых устройствах.
Параметры тактовых импульсов.
Структура устройств синхронизации.
Размножение тактовых импульсов.
Однофазная и двухфазная синхронизация.
Приоритетные и двоичные шифраторы.
Схемотехническая реализация дешифраторов.
Мультиплексоры.
Демультиплексоры.
Компараторы.
Одноразрядный сумматор.
Последовательный сумматор.
Параллельные сумматоры с последовательным и параллельным переносом.
Сумматоры групповой структуры.
Арифметико - логические устройства.
Блоки ускоренного переноса.
Схемы наращивания АЛУ при последовательном и параллельном переносах.
Реализация функций компаратора для группы АЛУ.
Сдвигающие регистру.
Универсальные регистры.
Регистровые файлы.
Двоичные счетчики.
Счетчики с групповой структурой.
Двоично-кодированные счетчики с произвольным модулем.
Полиноминальные счетчики.
Схемы генераторов псевдослучайной последовательности.
Матричные множители.
Наращивание размерности.
Множительно-суммирующие блоки.
Схемы ускоренного умножения.

Школа естественных наук ДВФУ

СПИСОК ЛИТЕРАТУРЫ

Схемотехника ЭВМ

230101.65 – Вычислительные машины, комплексы, системы и сети

Форма обучения - очная

г. Владивосток

2011

1 2 3 4 5 6 7 8

	Учебно-методический комплекс дисциплины обсужден на заседании кафедры... Учебно-методический комплекс дисциплины составлен в соответствии с требованиями государственного образовательного стандарта высшего...		Учебно-методический комплекс дисциплины обсужден на заседании кафедры... Учебно-методический комплекс дисциплины составлен в соответствии с требованиями государственного образовательного стандарта высшего...
	Учебно-методический комплекс дисциплины Туризм, утвержденного приказом Министерства образования и науки РФ от 20. 01. 2006 г. №739гум/бак. Учебно-методический комплекс обсужден...		Учебно-методический комплекс дисциплины обсужден на заседании кафедры... Учебно-методический комплекс составлен в соответствии с требованиями государственного образовательного стандарта высшего профессионального...
	Учебно-методический комплекс дисциплины «Учет на предприятиях малого бизнеса» Учебно-методический комплекс составлен в соответствии с требованиями государственного образовательного стандарта высшего профессионального...		Учебно-методический комплекс обсужден на заседании кафедры «01» Учебно-методический комплекс дисциплины составлен в соответствии с требованиями государственного образовательного стандарта высшего...
	Учебно-методический комплекс по дисциплине «маркетинговые коммуникации» Учебно-методический комплекс обсужден и утвержден на заседании кафедры маркетинга (протокол №1 от 14 сентября 2009 г.)		Учебно-методический комплекс дисциплины обсужден на заседании кафедры... Учебно-методический комплекс составлен в соответствии с требованиями федерального государственного образовательного стандарта высшего...
	Учебно-методический комплекс дисциплины обсужден на заседании кафедры... Учебно-методический комплекс составлен в соответствии с требованиями федерального государственного образовательного стандарта высшего...		Учебно-методический комплекс дисциплины обсужден на заседании кафедры... Учебно-методический комплекс составлен в соответствии с требованиями федерального государственного образовательного стандарта высшего...

Учебно-методический комплекс дисциплины обсужден на заседании кафедры Информационной безопасности «1»

230101.65 – Вычислительные машины, комплексы, системы и сети

230101.65 – Вычислительные машины, комплексы, системы и сети

230101.65 – Вычислительные машины, комплексы, системы и сети

Похожие: