Учебно-методический комплекс дисциплины обсужден на заседании кафедры Информационной безопасности «1»

СТРУКТУРА И СОДЕРЖАНИЕ ПРАКТИЧЕСКОЙ ЧАСТИ КУРСА

Перечень практических занятий (32 ч.).

1. 
   Исследование регистров;
   
2. 
   Исследование схем сумматоров и АЛУ;
   
3. 
   Исследование цифровых счётчиков;
   
4. 
   Исследование мультиплексоров и их использование для реализации булевых функций;
   
5. 
   Исследование статических триггеров;
   
1. 
   КОНТРОЛЬ ДОСТИЖЕНИЯ ЦЕЛЕЙ КУРСА
   

1. 
   Простейшие модели логических элементов.
   
2. 
   Статические параметры ЛЭ.
   
3. 
   Динамические параметры ЛЭ .
   
4. 
   Схемы измерения времени задержки ЛЭ.
   
5. 
   Чем определяется быстродействие ЛЭ.
   
6. 
   Типы выходных каскадов. Логический выход.
   
7. 
   Элементы с тремя состояниями.
   
8. 
   Выход с открытым коллектором.
   
9. 
   Выход с открытым эмиттером.
   
10. 
    Паразитные связи цифровых элементов по цепям питания.
    
11. 
    Фильтрация питающих напряжений в схемах ЦУ.
    
12. 
    Помехи в сигнальных линиях. Сигнальные линии повышенного качества.
    
13. 
    Искажения сигналов несогласованных линиях.
    
14. 
    Параллельное и последовательное согласование волновых сопротивлений.
    
15. 
    Элементы задержки.
    
16. 
    Формирование импульсов по длительности.
    
17. 
    Генераторы импульсов.
    
18. 
    Элементы индикации.
    
19. 
    Режимы неиспользованных входов. Режимы неиспользованных элементов.
    
20. 
    Наращивание числа входов.
    
21. 
    Снижение нагрузок на выходах логических элементов.
    
22. 
    Триггерные устройства. Классификация. Типы.
    
23. 
    Времена предустановки и выдержки.
    
24. 
    Способы описания триггеров.
    
25. 
    Схемотехника триггерных устройств.
    
26. 
    Синхронизация в цифровых устройствах.
    
27. 
    Параметры тактовых импульсов.
    
28. 
    Структура устройств синхронизации.
    
29. 
    Размножение тактовых импульсов.
    
30. 
    Однофазная и двухфазная синхронизация.
    
31. 
    Приоритетные и двоичные шифраторы.
    
32. 
    Схемотехническая реализация дешифраторов.
    
33. 
    Мультиплексоры.
    
34. 
    Демультиплексоры.
    
35. 
    Компараторы.
    
36. 
    Одноразрядный сумматор.
    
37. 
    Последовательный сумматор.
    
38. 
    Параллельные сумматоры с последовательным и параллельным переносом.
    
39. 
    Сумматоры групповой структуры.
    
40. 
    Арифметико - логические устройства.
    
41. 
    Блоки ускоренного переноса.
    
42. 
    Схемы наращивания АЛУ при последовательном и параллельном переносах.
    
43. 
    Реализация функций компаратора для группы АЛУ.
    
44. 
    Сдвигающие регистру.
    
45. 
    Универсальные регистры.
    
46. 
    Регистровые файлы.
    
47. 
    Двоичные счетчики.
    
48. 
    Счетчики с групповой структурой.
    
49. 
    Двоично-кодированные счетчики с произвольным модулем.
    
50. 
    Полиноминальные счетчики.
    
51. 
    Схемы генераторов псевдослучайной последовательности.
    
52. 
    Матричные множители.
    
53. 
    Наращивание размерности.
    
54. 
    Множительно-суммирующие блоки.
    
55. 
    Схемы ускоренного умножения.
    

IV. УЧЕБНО-МЕТОДИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ

Основная литература

1. 
   Угрюмов Е.П. Цифровая схемотехника. СПб.: BHV - Санкт-Петербург. 2007 г.
   
2. 
   Зотов В. Ю. Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в САПР WebPACK ISE. - М.: Горячая линия-Телеком. 2008 г.
   
3. 
   Проектирование процессора ЭВМ: учебное пособие / Зуев В.И., Ковригин Б.Н., Любенцов В.М., Тышкевич В.Г., Ядыкин И.М.; Под ред. Б.Н. Ковригина. 2-е изд., перераб., М.: МИФИ, 2006.
   
4. 
   Угрюмов Е.П. Цифровая схемотехника: учебн. пособие для вузов. - 3-е изд. перераб. и доп. - СПб.: - БХВ-Петербург, 2010.
   
5. 
   Ковригин Б.Н. Введение в инструментальные средства проектирования и отладки цифровых устройств на ПЛИС. Учебно-методическое пособие. М.: МИФИ, 2006.