Учебно-методический комплекс дисциплины обсужден на заседании кафедры Информационной безопасности «1»
Скачать 0.85 Mb.
|
Дополнительная литература
Интернет-ресурсы:
 МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ Федеральное государственное автономное образовательное учреждение высшего профессионального образования «Дальневосточный федеральный университет» (ДВФУ)  Школа естественных наук ДВФУ МАТЕРИАЛЫ ПРАКТИЧЕСКИХ ЗАНЯТИЙ Схемотехника ЭВМ 230101.65 – Вычислительные машины, комплексы, системы и сетиФорма обучения - очная г. Владивосток 2011 Исследование регистров. (6 час.) 1. КРАТКАЯ ТЕОРИЯ Совокупность из нескольких триггеров, предназначенных для хранения двоичного кода, называется регистром. Введением дополнительной логики функциональные возможности регистров расширяются, обеспечивая возможность сдвига записанной информации в ту или иную сторону. В соответствии с назначением различают регистры хранения, регистры сдвига и универсальные регистры. По принципу хранения информации регистры делятся на статические и динамические. Статические регистры строят на потенциальных элементах памяти (триггерах), которые могут хранить записанную информацию сколь угодно долго ( при наличии напряжения питания). Динамические регистры строят на элементах памяти такого типа, как конденсатор, которые могут хранить информацию лишь в течение некоторого промежутка времени. Поэтому в динамических регистрах необходима регенерация записанной информации. Важнейшие характеристики регистров разрядность и быстродействие. Разрядность определяется количеством триггеров. Быстродействие характеризуется максимальной тактовой частотой, с которой может производиться запись, чтение и сдвиг информации. Наиболее широко распространены регистры сдвига, предназначенные для преобразования информации. путём её сдвига под воздействием тактовых импульсов. Такие регистры представляют собой совокупность последовательно соединённых триггеров, как правило, двухступенчатой структуры. По направлению сдвига информации различают регистры прямого сдвига (вправо, Т.е. в сторону младшего разряда), обратного сдвига (влево, т. е. в сторону старшего разряда) и реверсивные, допускающие сдвиг в обоих направлениях. В простейшем регистре триггеры соединены последовательно: выходы Q и AQ предыдущего триггера передают бит данных на входы R и S последующего. Все тактовые входы Стриггеров соединены параллельно. При таком включении единица, записанная в виде напряжений низкого и высокого уровней по входам R и S первого триггера, после подачи одного тактового импульса перейдёт во второй триггер, затем во время следую- щего тактового импульса она попадёт в третий триггер и так последует далее. до конца регистра. Аналогично продвигается по регистру многоразрядное слово: оно поразрядно вводится на входы R и S первого триггера. Простейший регистр имеет один вход и один выход - последовательные. Вход управления также единственный - тактовый. Если ко ВХО,1.У каждого триггера-- добавить разрешающую логику, можно получить дополнительные, так называемые параллельные входы одновременной загрузки байта в регистр. Здесь, как правило, используют дополнительные защёлки, где фиксируются данные, поступившие на входы после прихода тактового импульса. В такую схему добавляется вход разрешения записи. Можно предусмотреть также логическую схему параллельного отображения на выходе состояния каждого триггера. Тогда после заполнения регистра от последовательного или параллельного входов по команде разрешения выхода накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах. Для удобства поочерёдной выдачи данных от таких регистров - буферных накопителей в шину данных обрабатывающего устройства - процессора - параллельные выходы регистров снабжаются выходными буферными усилителями, имеющих третье, разомкнутое Z-состояние. По многопроводной шине данных процессор получает цифровое слово - байт от выходов того регистра, которому дана ко-манда разрешения выдачи.  Наиболее широко распространены регистры сдвига на D-триггерах (рис. 1). Такие регистры имеют один информационный вход, вход для импульсов синхронизации(импульсов сдвига) и установочный вход R. Выходы в регистре могут быть с каждого разряда для считывания информации в параллельном коде. Также имеется один выход с последнего (относительно входа) разряда для считывания информации последовательно во времени, Т.е. последовательным кодом. Вход регистра для импульсов сдвига получается объединением С-входов всех триггеров, а установочный вход - R- входов. Перед записью информации регистр устанавливается в нулевое состояние подачей положительного импульса по шине «Уст. О». Записываемая информация должна быть представлена последовательным кодом. Запись осуществляется поразрядно со стороны старшего (рис. 1) или младшего разряда (направление сдвига указывается стрелкой на условном обозначении регистра)путём продвижения кодовой комбинации с каждым тактовым импульсом от разряда к разряду. Следовательно, для записи N-разрядного слова необходимы N-импульсов сдвига. Считывание информации последовательным кодом осуществляется, как и запись, поразрядным сдвигом записанной кодовой комбинации к выходу с каждым тактовым импульсом. Следовательно. для считывания N-разрядного слова необходимы N импульсов сдвига. Считывание информации параллельным кодом происходит в паузе между последним импульсом сдвига одного цикла записи и первым импульсом сдвига другого цикла записи, Т.е. в интервале времени, когда на С-входах триггеров нулевой уровень, и они находятся в режиме хранения.   Таким образом, с помощью регистра сдвига можно осуществлять преобразование информации из последовательной формы представления в параллельную. Очевидно, если предусмотрена запись информации параллельным кодом, то можно преобразовывать информацию из параллельной формы представления в последовательную, регистры сдвига могут быть построены и на триггерах одноступенчатойструктуры. В этом случае в каждом разряде регистра нужно исследовать два триггера, которые управляются двумя сдвинутыми во времени тактовыми импульсами. Наличие двух триггеров в одном разряде позволяет поразрядно продвигать информацию в регистре от входа к выходу. Если бы в регистре были применены одноступенчатые триггеры по одному на разряду, то правило работы регистра было бы нарушено:при первом же импульсе сдвига информация, записавшись в первый разряд, перешла бы во второй, затем в третий и т.д. Реверсивные регистры сдвига объединяют в себе свойства регистров прямого и обратного сдвига. Строятся они по тем же схемотехническим принципам, что и рассмотренные регистры, но с использованием дополнительных логических элементов в межразрядных связях. Указанная особенность реверсивного регистра показана на примере i-разряда (рис. 2). cостоящего из, D- триггера и логической схемы. на входы которой поданы: Qi-1- сигнал с выхода младшего разряда, Qi+1-сигнал с выхода старшего разряда, V -сигнал управления направлением сдвига:V=l - вправо, V=0 – влево.  Существуют многорежимные регистры. Их входные и выходные линии данных объединены и образуют так называемый порт данных. Это означает, что от шины данных процессора приходит один провод (а не два), который по команде служит или входным или выходным. Число сигнальных входов и выходов микросхемы за счёт портовой организации можно уменьшить в два раза. Подробное рассмотрение регистров проведём на примере микросхемы К155ИРl - четырёхразрядный сдвиговый регистр, принципиальная схема которого приведена на рис.3. Он имеет последовательный вход данных S1 , четыре параллельных входа D0 – D3, а также четыре выхода Qo -Qз от каждого из триггеров. Регистр имеет два тактового входа ^Си ^С2. От любого из пяти входов данных код поступит на выходы синхронно с отрицательным перепадом, поданным на выбранный тактовый вход. Вход разрешения параллельной загрузки ЛРЕ служит для выбора режима работы регистра. Если на вход ЛРЕ даётся напряжение высокого уровня, разрешается работа тактовому входу ^С2. В момент прихода на этот вход отрицательного перепада тактового импульса в регистр загружаются данные от параллельных входов по-оз. Если на вход ^PE подано напряжение низкого уровня, разрешается работа тактовому входу ^С1. Отрицательные фронты последовательности тактовых импульсов сдвигают данные от последовательного входа S, на выход Qo, затем на QI, Q2 и Qз, т.е. вправо. Сдвиг данных по регистру влево получится, если соединить выход Qз и вход 02. выход Q2 И вход о" Q, и Do по схеме рис. 2. Регистр можно перевести в параллельный режим, подав на вход ЛРЕ напряжение высокого уровня. Напряжение на входе ^РЕ можно менять только, если, на обоих' тактовых входах уровни низкие. Однако если на входе ^С1 напряжение низкого уровня, перемена сигнала на входе ЛРЕ от низкого уровня к высокому не меняет состояния выходов. 2. МЕТОДИКА ВЫПОЛНЕНИЯ 2.1. Включите необходимое программное обеспечение. 2.2. Соберите схему простейшего Сдвигающего регистра на D-триггерах по рис. 4, воспользуясь триггерами из контейнера Se-quential. Спланируйте эксперимент и постройте временные диаграммы Qi = f . (D,R,C). 2.3. Соберите схему для исследования универсального регистра по рис. 5. Для этого используется интегральная микросхема 74198 - восьмибитовый регистр сдвига из контейнера Sequentialв шаблоне SHIFTREGS. На этом рисунке: Dа, ,Dh - входы для параллельной записи в регистр байта а b с d е fgh; Qa,Qh - выходы регистра;' С - вход синхронизации; R - вход начальной установки всех разрядов в нуль; DR, DL - входы для последовательного ввода информации слева и справа; S1., So- входы, задающие режим работы регистра: параллельная запись, хранение, сдвиги влево и вправо. Для данной схемы спланировать эксперимент и составить таблицу, описывающую поведение регистра при различных режимах (S1 и So), различных значениях на входах регистра (Da, ... ,Dh, DR и DL). Определить в каких режимах на выполнение операции влияет С, какое действие оказывает R.  Выясните необходимые состояния управляющих сигналов для реализации различных режимов работы регистра - запись, хранение, сдвиг влево, сдвиг вправо. Для режимов сдвига вправо и влево построить временные диаграммы. 3. КОНТРОЛЬНЫЕ ВОПРОСЫ Что такое регистр, каково его назначение? Что определяет разрядность записываемого в регистр числа? Что такое быстродействие регистра? 3. Как реализуется преобразование параллельного кода записанного числа в последовательный код? Как реализуется операция сдвига числа в регистре в ту или иную сторону? Поясните по принципиальной схеме рис. 3 работу регистра К155ИРl. Исследование схем сумматоров и АЛУ. (6 час.) 1. КРАТКАЯ ТЕОРИЯ Сумматор ПО модулю 2 - цифровой узел с m входами и одним выходом. работающий в соответствии со следующим правилом: сигнал 1 появляется на его выходе всякий раз, когда в наборе входных сигналов содержится нечётное число 1. Поэтому этот узел ещё называют схемой проверки на чётность. В частном случае при числе входов равном 2, сумматор по модулю 2 выполняет функцию логического элемента «Исключающее ИЛИ»: на выходе  1 будет только при 1 на одном из входов. Функциональные схемы двухвходовых сумматоров по модулю 2 приведены на рис. 1. Реализуемая здесь логическая функция L= А*/\В v /\А *В, где символ - ^ есть признак инверсии.  При суммировании двух одноразрядных чисел имеем: 0+0=0, 1+0 =1, 0+ 1 =1 и 1 + 1 =10. В последнем случае число 10 (В десятичной записи это 2) оказалось двоичным двухразрядным. Появившаяся в старшем разряде суммы единица называется единицей переноса. К схеме «Исключающее ИЛИ» несложно добавить выход переноса, т. е. генератор старшего разряда. Для этого оба суммируемых одноразрядных числа следует подать на схему И, выход которой даст необходимый старший разряд переноса [ * ] = 1. На рис. 2,а показана реализация схемы суммирования двух одноразрядных чисел, состоящая из элементов «Исключающее ИЛИ» и «И». Схема имеет два выходных сигнала: суммы L и переноса С. Такая схема называется полусумматором. Таблица состояний полусумматора показана на рис. 2,6.  Полный сумматор-должен иметь вход для сигнала переноса С, от соседнего младшего разряда. Схема полного сумматора двух одноразрядных слов показана на рис. 3,а, а таблица истинности - на. рис. 3,б. В последнем столбце таблицы результаты суммирования даны в десятичной форме. В присутствии входной единицы переноса СП сумма чисел А и В увеличивается на единицу. Полные сумматоры многоразрядных чисел составляются из одноразрядных и могут складывать многоразрядные числа с двумя способами переноса: параллельным или последовательным. При параллельном переносе реализуется одновременное поразрядное сложение слов, при последовательном переносе - формирование сигналов переноса для старших разрядов происходит после выполнения операции сложения в младших разрядах. Поэтому время выполнения операции сложения N-разрядных чисел равно N*Тз, где Тз- задержка на одном одноразрядном сумматоре. 2. МЕТОДИКА ВЫПОЛНЕНИЯ 2.1. Включите необходимое программное обеспечение. 2.2. Соберите схему одноразрядного сумматора по рис. 4.а, экспериментально получите таблицы истинности для суммы Si и переноса Pi. Создайте из схемы рис. 4.а субсхему sm одноразрядную сумматора по рис. 4.б.  2.3. Соберите схему четырёхразрядного сумматора по рис.5 на базе субсхемы sm и исследуйте его работу при различных значениях двоичных чисел Х и У. Результаты оформить в виде табл. 3 2.4. Соберите схему для исследования работы арифметико-логического устройства АЛУ по рис. 6. Для этого следует выбрать из контейнера Comblnational (шаблон ARITHMETIC ) микросхему 74181 ALU -арифметико-логическое устройство. Это АЛУ выполняет поразрядные логические операции (при М =1) над четырёхразрядными словами А и В, а так же арифметические операции (при М=О). На результат логических операций не оказывает влияния значение РО - перенос от младших разрядов. Код выполняемой операции задаётся значениями SЗS2S1So. Обратите внимание на то, что входы: АЛУ для операндов А и В - инверсные. Поэтому на переключателях А i, В i значению логической единицы в АЛУ соответствуют верхние положения ключей. Выходы FзF2F,Fо - так же инверсные. Для удобства исследования АЛУ выходы подключены к индикаторам через инверторы. По клавише «F1» можно раскрыть таблицу истинности для АЛУ. В этой табл. 4 все выражения записаны для прямых значений операндов А, В и результата F. В столбце «LOGIC FUNCTION» СИМВОЛ_Q~ « + » обозначена поразрядная логическая операция  «ИЛИ», символом «"- +" » обозначена поразрядная логическая операция «ИСКЛЮЧАЮЩЕЕ ИЛИ». В столбцах «ARITHMETIC OPERATIONS» словами «PLUS » и «MINUS » обозначены соответствующие арифметические операции. Символами «Н », «L» в табл. 4 обозначены логические «1» и «О». 2.5. Задайте М=l. Из имеющихся 16 логических операций проверьте правильность реализации любых 4 для двух произвольных комбинаций операндов А и В в каждой из них. Из восьми наборов операндов А и В в двух случаях эти-операнды должны совпадать для проверки истинности сигнала А=В на выходе АЛУ. Составьте табл. 5 результатов проверки, в которой укажите теоретические значения выходных величин для заданной логической функции и их экспериментальные значения. Сделайте вывод. 2.6. Задайте М=О при отсутствии пере носа (Ро=О). Затем повторите действия п. 2.5. для проверки реализации арифметических операций, сведя результаты в табл. 6. Сделайте вывод. 2.7. Задайте М=1 при наличии переноса (Po=l). Затем повторите действия п. 2.5. для проверки реализации арифметических операций, сведя результаты в табл. 7. Сделайте вывод  3. КОНТРОЛЬНЫЕ ВОПРОСЫ 1. Поясните работу схем сумматоров по модулю 2 на рис. 1. 2. Опишите работу схемы полусумматора и таблицы его состояний по рис, 2. 3. Поясните работу схемы полного сумматора и таблицу его истинности по рис. 4.Опишите работу функциональных схем по рис. 4 и рис. 5. |
Похожие:
 | Учебно-методический комплекс дисциплины составлен в соответствии с требованиями государственного образовательного стандарта высшего... |  | Учебно-методический комплекс дисциплины составлен в соответствии с требованиями государственного образовательного стандарта высшего... |
| Туризм, утвержденного приказом Министерства образования и науки РФ от 20. 01. 2006 г. №739гум/бак. Учебно-методический комплекс обсужден... | | Учебно-методический комплекс составлен в соответствии с требованиями государственного образовательного стандарта высшего профессионального... |
| Учебно-методический комплекс составлен в соответствии с требованиями государственного образовательного стандарта высшего профессионального... | | Учебно-методический комплекс дисциплины составлен в соответствии с требованиями государственного образовательного стандарта высшего... |
| Учебно-методический комплекс обсужден и утвержден на заседании кафедры маркетинга (протокол №1 от 14 сентября 2009 г.) | | Учебно-методический комплекс составлен в соответствии с требованиями федерального государственного образовательного стандарта высшего... |
| Учебно-методический комплекс составлен в соответствии с требованиями федерального государственного образовательного стандарта высшего... | | Учебно-методический комплекс составлен в соответствии с требованиями федерального государственного образовательного стандарта высшего... |